システムレベルの性能向上へ拡張する半導体デバイスパッケージの役割
～パネルレベルパッケージ（PLP）高品位化開発・シリコン／有機／ガラスインタポーザー、シリコンブリッジ、FanOutパッケージ～
★2025年1月27日WEBでオンライン開講。第一人者の神奈川工科大学 工学部・電気電子情報工学科 非常勤講師 江澤 弘和氏がパネルレベルパッケージ（PLP）高品位化開発やインタポーザー、シリコンブリッジ、FanOutパッケージについて詳細に解説するまたとない講座です。
★本講義では、半導体デバイス製造の前工程、後工程、パッケージ基板に至る配線階層を横断する視点からパッケージ開発を議論し、現在の先端パッケージに至る開発推移を整理し、三次元チップ集積化の基幹プロセスも解説する！
- 神奈川工科大学 工学部・電気電子情報工学科 非常勤講師 江澤 弘和 氏
【1名の場合】45,100円(税込、資料作成費用を含む)
2名以上は一人につき、16,500円が加算されます。
定員：30名
※ お申し込み後、受講票と請求書のURLが自動で返信されます。基本的にはこちらで受付完了です。開催前日16：00までに再度最終のご連絡をいたしますので、しばらくお待ちください。請求書と受講票は郵送ではないため必ずダウンロードください。また、同時に送られるWEBセミナー利用規約・マニュアルを必ずご確認ください。
※ セミナー前日夕方16：00までにWEB会議のURL、事前配布資料のパスワードについては、別途メールでご案内いたします。基本的には、事前配布資料はマイページからのダウンロードの流れとなります。なお、事前配布資料については、講師側の作成完了次第のお知らせになりますので、この点、ご理解のほどお願い申し上げます。
※ 請求書の宛名の「株式会社」や「(株)」の「会社名の表記」は、お客様の入力通りになりますので、ご希望の表記で入力をお願いします。
※ お支払いは銀行振込、クレジット決済も可能です。銀行振込でお支払いの場合、開催月の翌月末までにお支払いください。お支払いの際は、社名の前に請求書番号をご入力ください。
※ 領収書のご要望があれば、お申込み時、領収書要にチェックを入れてください。
※ 2名以上でお申し込みをされた場合は、受講票と請求書を代表者様にご連絡します。
※ 当講座では、同一部署の申込者様からのご紹介があれば、何名でもお1人につき16,500円で追加申し込みいただけます (申込者様は正規料金、お2人目以降は16,500円となります)。追加の際は、申し込まれる方が追加の方を取りまとめいただくか、申込時期が異なる場合は紹介者様のお名前を備考欄にお書きくださいますようお願いいたします。
※ なお、ご参加手続きの際、自宅住所やフリーアドレス、個人携帯番号のみで登録された場合は、ご所属確認をさせいただくことがございます。
キャンセルポリシー・特定商取引法はこちら
セミナーに関するQ&Aはこちら（※キャンセル規定は必ずご確認ください）
【【本セミナーの主題および状況 本講座の注目ポイント】】
■注目ポイント
本講義では、半導体デバイス製造の前工程、後工程、パッケージ基板に至る配線階層を横断する視点からパッケージ開発を議論し、現在の先端パッケージに至る開発推移を整理し、三次元チップ集積化の基幹プロセスも解説する！
講座担当：青木良憲
≪こちらの講座は、WEB上での開催のオンライン講座になります≫
【時間】 13:30-17:30
【講師】神奈川工科大学 工学部・電気電子情報工学科 非常勤講師 江澤 弘和 氏
【講演主旨】
先端微細加工による半導体デバイスの高性能化はあらゆる産業分野で新たな需要を創出し、AI開発を加速する貪欲な情報サービス市場ではチップレベルの性能向上だけでなく、パッケージ開発によるシステムレベルの性能向上に期待が集まっています。レティクル限界サイズの複数個の先端半導体チップを連結し、その性能に見合う広帯域メモリ（HBM）を多数個搭載するパッケージの大型化は必至であり、俄かに、パネルレベルパッケージ（PLP）の高品位化開発の機運が高まっています。本セミナーでは、Si/Organic/Glassインタポーザー、Siブリッジ、Fan Outパッケージの開発推移を整理し、プロセスの基礎を再訪しながら、先進パッケージの今後の動向を展望します。
【プログラム】
1.最近の半導体デバイスパッケージ
・システムレベルの性能向上に寄与する先進パッケージ
2.中間領域プロセス技術の進展
・“後工程”プロセスの高品位化
3. 三次元集積化プロセスの基礎
・TSV再訪
・Hybrid-Bonding(Wafer level/CoW(D2W), Polymer bonding)
・Si/Organicインタポーザー, Siブリッジ
・RDL微細化,多層化とダマシンプロセスの要否
4. Fan-Out(FO)型パッケージプロセスの基礎
・市場浸透の現状
・FOプロセスと材料の選択肢拡大
・Through Mold Interconnect(TMI)の選択肢拡大による三次元FOの多様化
・Panel Level Process(PLP)高品位化の課題
5. 今後の開発動向及び市場動向
・マスクレス露光によるレティクルサイズ制約からの解放
・Glassインタポ－ザ, Co-Packaged Opticsの話題と課題
6. Q&A
【質疑応答】
【講演キーワード】
三次元チップ積層, チップレットインテグレーション, CoWoS, HBM, FOWLP/PLP
【講演のポイント】
・半導体デバイス製造の前工程、後工程、パッケージ基板に至る配線階層を横断する視点からパッケージ開発を議論する。
・現在の先端パッケージに至る開発推移を整理し、三次元チップ集積化の基幹プロセスを解説する。
【習得できる知識】
・今さら聞けないMicro Bump、再配線、TSV、Fan Outパッケージ形成プロセスの基礎と留意点
・異種デバイスの三次元集積プロセスの基礎と留意点
・配線階層を横断する視点から理解する半導体パッケージの役割の変化