次世代半導体パッケージ・デバイスの高機能化に向けた接合・チップ集積技術開発動向
～3次元実装、Cu-Cu 接合、ハイブリッド接合～
※本講習会の開始時間が【11：00】から【9:30】に変更いたしました。開始時間の変更に伴い、講師のご登壇の順番にも変更点がございます。
★2024年9月30日WEBでオンライン開講。Institute of Microelectronics (IME) 藤野氏、横浜国立大学 井上氏、三菱マテリアル株式会社 中川氏、株式会社JCU 佐波氏、が次世代半導体パッケージ・デバイスの高機能化に向けた接合・チップ集積技術開発動向～3次元実装、Cu-Cu 接合、ハイブリッド接合～について解説する講座です。
■注目ポイント
★Die-to-Waferの「ハイブリッド接合」による新規な垂直方向配線形成技術及びチップ集積技術を紹介！
- 第1部 Institute of Microelectronics (IME) 藤野 真久 氏
- 第2部 横浜国立大学 准教授 井上 史大 氏
- 第3部 三菱マテリアル株式会社 三田工場 技術開発室 実装プロセスグループ 中川 卓眞 氏
- 第4部 株式会社JCU CS電子技術部 / 主任研究員 佐波 正浩 氏
【1名の場合】60,500円(税込、テキスト費用を含む)
2名以上は一人につき、16,500円が加算されます。
定員：30名
※ お申し込み後、受講票と請求書のURLが自動で返信されます。基本的にはこちらで受付完了です。開催前日16：00までに再度最終のご連絡をいたしますので、しばらくお待ちください。請求書と受講票は郵送ではないため必ずダウンロードください。また、同時に送られるWEBセミナー利用規約・マニュアルを必ずご確認ください。
※ セミナー前日夕方16：00までにWEB会議のURL、事前配布資料のパスワードについては、別途メールでご案内いたします。基本的には、事前配布資料はマイページからのダウンロードの流れとなります。なお、事前配布資料については、講師側の作成完了次第のお知らせになりますので、この点、ご理解のほどお願い申し上げます。
※ 請求書の宛名の「株式会社」や「(株)」の「会社名の表記」は、お客様の入力通りになりますので、ご希望の表記で入力をお願いします。
※ お支払いは銀行振込、クレジット決済も可能です。銀行振込でお支払いの場合、開催月の翌月末までにお支払いください。お支払いの際は、社名の前に請求書番号をご入力ください。
※ 領収書のご要望があれば、お申込み時、領収書要にチェックを入れてください。
※ 2名以上でお申し込みをされた場合は、受講票と請求書を代表者様にご連絡します。
※ 当講座では、同一部署の申込者様からのご紹介があれば、何名でもお1人につき16,500円で追加申し込みいただけます (申込者様は正規料金、お2人目以降は16,500円となります)。追加の際は、申し込まれる方が追加の方を取りまとめいただくか、申込時期が異なる場合は紹介者様のお名前を備考欄にお書きくださいますようお願いいたします。
※ なお、ご参加手続きの際、自宅住所やフリーアドレス、個人携帯番号のみで登録された場合は、ご所属確認をさせいただくことがございます。
【本セミナーの主題および状況・本講座の注目ポイント】
■本セミナーの主題および状況
★半導体デバイスは、配線の微細化・高性能化・小型化の進展から、各種の接合・実装技術の研究開発が盛り上がりを見せております。
★本講習会においては、ウエハレベル3次元実装技術、Cu-Cu 接合、ハイブリッド接合など、半導体の各種接合・実装技術について解説・紹介いたします。
■注目ポイント
★半導体実装における接合技術、ウエハレベル3次元実装技術、ウエハレベル貼り合わせ技術を紹介！
★SnAgはんだバンプの代替接合技術として求められる要素を紹介すると共に現状のCu直接接合技術の課題について紹介！
★粗大Cu結晶粒のハイブリッド接合への適合性について解説
講座担当：牛田孝平
≪こちらの講座は、WEB上での開催のオンライン講座になります≫
【第1講】 半導体デバイス接合技術動向（仮題）
【時間】 09:30-10:45
【講師】Institute of Microelectronics (IME) 藤野 真久 氏
【講演主旨】
※現在講師の先生に最新のご講演主旨をご考案いただいております。完成次第本ページを更新いたします。
【プログラム】
※現在講師の先生に最新のご講演プログラムをご考案いただいております。完成次第本ページを更新いたします。
・半導体実装における接合技術について
・ウエハレベル3次元実装技術について
・ウエハレベル貼り合わせ技術について
【質疑応答】
【第2講】 チップレット時代のハイブリッド接合 技術開発の現状と今後
【時間】 11:00-12:00
【講師】横浜国立大学 准教授 井上 史大 氏
【講演主旨】
半導体の将来を担う技術の一つとして注目度が高まっているのが後工程技術を駆使する「チップレット集積」。チップレットはメリットが多い一方で、ビジネスや設計で課題が山積しています。またもちろん製造面でも乗り越えるべき技術課題があります。本講演では、世界的にも研究が進むチップレベルのハイブリッド接合技術をはじめ、チップレット技術の最新動向と課題、後工程強化に向けた取り組みなどを紹介します。
【プログラム】
１、チップレット集積
２、ハイブリッド接合の研究動向と課題
３、ウエハレベルハイブリッド接合
４、チップレベルハイブリッド接合
【質疑応答】
【キーワード】
・半導体後工程
・チップレット
・ハイブリッド接合
【講演のポイント】
2.1D、2.5D、3Dと幅広くチップレット技術の研究に従事してきた経験を踏まえて、語られることの少ないハイブリッド接合の世界的な開発動向から技術詳細まで語ります。
【第3講】 ナノポーラス Cu 構造による Cu-Cu 接合に向けた検討
【時間】 13:00-14:15
【講師】三菱マテリアル株式会社 三田工場 技術開発室 実装プロセスグループ 中川 卓眞 氏
【講演主旨】
電子機器の小型化・高性能化に伴い、内蔵される半導体においても小型化・集積化が急激に進んでいる。現在、はんだバンプを利用した接合技術が一般的であるが、半導体の次世代接合技術として狭ピッチ相互接続に対応する為の様々な構造や接合工程が研究されている。
本講演では、SnAgはんだバンプの代替接合技術として、求められる要素を紹介すると共に、現状のCu直接接合技術の課題について紹介する。また、ナノポーラスCu（NP-Cu）構造体の形成方法及びこの構造体を用いた新規接合技術についても紹介する。
【プログラム】
1.はじめに
2. 実験方法
2.1 NP Cu めっき膜を用いた接合試験・評価
3. 評価結果・考察
3.1 DPC 法による NP Cu めっき膜の作製
3.2 脱合金法による NP Cu めっき膜の作製
3.3 NP Cu めっき膜を用いた接合試験
3.4 μ-bump 接合への適用可能性
4. ま と め
【質疑応答】
【キーワード】
半導体後工程、Cu直接接合技術、次世代接合、電気めっき、ナノポーラス構造
【講演のポイント】
Cu直接接合技術では、現状のSnAgプロセスに比べて、高コスト、低スループットなど量産化するための課題がたくさん存在する。ナノポーラスCu構造を利用することで現行プロセスを展開可能でき、非常に期待されている技術である。
【習得できる知識】
SnAgめっき及びはんだ接合プロセス
Cu接合技術
電気めっきの基礎
ナノポーラスCu構造と接合
【第4講】 結晶粒径の制御によるハイブリッド接合技術
【時間】 14:25-15:10
【講師】株式会社JCU CS電子技術部 / 主任研究員 佐波 正浩 氏
【講演主旨】
表面技術の一つである硫酸銅めっきは、プラスチック上への下地めっきや、電子部品の配線形成、フライパン底部への厚付けめっきなど、銅の柔らかさや電気伝導性、熱伝導性などの優れた物理的性質から装飾的な用途や機能的な用途に広く利用されている。Cu-SiO2ハイブリッド接合におけるCu電極も硫酸銅めっきで形成されており、これに求められる性質には拡散や熱膨張、低抵抗などがある。Cuは多結晶であり、各結晶粒はある方位の結晶軸をもつことから、その障壁の少ない粗大Cu結晶粒はCu-SiO2ハイブリッド接合に好適であると考えられる。本講座では粗大Cu結晶粒のハイブリッド接合への適合性について解説する。
【プログラム】
1. はじめに
1-1 硫酸銅めっき
1-2 添加剤の機能
1-3 ビアフィリング技術
1-4 配線形成技術
2. Cu-SiO2ハイブリッド接合
2-1 接合技術
2-2 粗大Cu結晶粒の物理的性質
2-3 Cu-SiO2ハイブリッド接合
2-4 結晶粒界の消失
3. おわりに
【質疑応答】
【キーワード】
ハイブリッド接合、Cu-Cu直接接合、粗大結晶粒、結晶粒界、硫酸銅めっき
【習得できる知識】
硫酸銅めっき、添加剤の機能、ハイブリッド接合技術、金属結晶