セミナー詳細ページ

■本セミナーの主題および状況（講師より）

★近年、AIやHPC、車載システムの進展により、より高性能かつ低消費電力なSoCの開発が求められています。しかし、従来の2D設計では、トランジスタ密度の限界や配線遅延、消費電力の増加といった課題が顕在化しており、ムーアの法則の持続が困難になりつつあります。こうした背景から、複数のチップレットを垂直方向に積層し、短距離・高帯域で接続する3D IC技術が注目されています。3D ICは、設計の自由度を高めると同時に、性能向上と省電力化の両立を可能にする次世代のアーキテクチャとして、今後の半導体開発において不可欠な技術となりつつあります。

★生成AIの普及に伴い、データセンタや情報処理端末には高速化・大容量化・広帯域化が求められています。半導体の微細化について検討が進む一方で、半導体チップを高密度に実装することで、半導体チップの微細化と同等の性能向上をパッケージ基板として実現しようとするさらなる取り組みがなされています。

■注目ポイント

★半導体パッケージングについて、政策、ビジネス、技術の観点で、現状と見通しをわかりやすく解説!

★EDAベンダーが提供しているチップレット・3DICの半導体設計向けの最新ソリューションとは！？

★半導体パッケージの集積を担う技術として期待されている表面処理について「エキシマVUV処理」を中心にご紹介！

講座担当：牛田孝平

≪こちらの講座は、WEB上での開催のオンライン講座になります≫

　「ムーアの法則」の限界とAIの爆発的な需要を背景に、チップレットや2.5D/3D実装といったアドバンストパッケージング技術が半導体性能向上の鍵を握っています。
　本講座では、これらの技術の背景に加えて、高密度インターコネクト、熱問題、電源供給ネットワーク (PDN)、テスト技術、複数物理領域にわたる統合設計、チップレットエコシステムにおける標準化の促進、といった主要な技術課題と動向を解説します。
　これらの課題に対する革新的な解決策が、今後の半導体産業とAIの進化をどのように牽引していくか、その見通しを深掘りします。

　近年、AIやHPC、車載システムの進展により、より高性能かつ低消費電力なSoCの開発が求められています。
　しかし、従来の2D設計では、トランジスタ密度の限界や配線遅延、消費電力の増加といった課題が顕在化しており、ムーアの法則の持続が困難になりつつあります。こうした背景から、複数のチップレットを垂直方向に積層し、短距離・高帯域で接続する3D IC技術が注目されています。3D ICは、設計の自由度を高めると同時に、性能向上と省電力化の両立を可能にする次世代のアーキテクチャとして、今後の半導体開発において不可欠な技術となりつつあります。
　本講演では、ケイデンスが提供する3D IC設計ソリューションを取り上げ、設計探索、物理設計、解析、サインオフまでを統合的に支援する最新技術をご紹介します。また、ファウンドリとの連携事例や、AI設計との融合による開発加速手法についても解説し、次世代半導体設計の潮流を示します。

　生成AIの普及に伴い、データセンタや情報処理端末には高速化・大容量化・広帯域化が求められている。半導体の微細化について検討が進む一方で、半導体チップを高密度に実装することで、半導体チップの微細化と同等の性能向上をパッケージ基板として実現しようとするさらなる取り組みがなされている。本講演では、半導体パッケージの集積を担う技術として期待されている表面処理について、エキシマVUV処理を中心にご紹介する。