半導体パッケージにおけるチップレット化の最新開発と市場・材料技術動向・アセンブリ上の課題解決
~チップレット・次世代通信対応の最新動向・実装とアセンブリ技術・装置・封止材・感光材・基板材の開発動向~
★2023年12月21日WEB開講。半導体パッケージにおけるチップレット化の最新開発と市場・材料技術動向・アセンブリ上の課題解決。AZ Supply Chain Solutions 亀和田氏 ニシダエレクトロニクス実装技術支援 西田氏、東洋紡株式会社 前田氏、住友ベークライト 熊本氏の4名講師からなる講座となります。
★半導体のチップレット化とは従来の単一の大きな集積回路(IC)ではなく、小さな独立した複数のチップ(チップレット)を使用してシステムを構築する設計アプローチである。
★飛躍的に増大するテータ・情報量に対応すべく、HPC(High Performance Computing)やAI対応のソリューションとして注目を集めている、Multi-Die Solution/Chip-let集積について、その現状と課題について考察
★微細化の度合いが進む中、歩留まりを改善して筒進化を続ける半導体加工技術。その最新技術であるチップレット化に対応する素材や製造技術を学ぶことが出来る。
★ガラスコア基板、インターポーザ、封止、感光材、フィルムの部材技術や、実装技術などを網羅的に各分野のエキスパートから学ぶことが出来る
≪こちらはWEB講座のお申し込みURLになります≫
- 第1部 AZ Supply Chain Solutions ビジネスコンサルティング 亀和田 忠司 氏
- 第2部 NEP Tech. S&S ニシダエレクトロニクス実装技術支援 代表 西田 秀行 氏
- 第3部 IEC/TC124/WG2 (E-textiles)Convenor 前田 郷司 氏
- 第4部 住友ベークライト株式会社 情報通信材料研究所 熊本 玄昭 氏
【1名の場合】55,000円(税込、テキスト費用を含む)
2名以上は一人につき、11,000円が加算されます。
定員:30名
※ お申し込み後、受講票と請求書のURLが自動で返信されます。郵送ではないため必ずダウンロードください。また、同時に送られるWEBセミナー利用規約・マニュアルを必ずご確認ください。
※ 請求書の宛名の「株式会社」や「(株)」の「会社名の表記」は、お客様の入力通りになりますので、ご希望の表記で入力をお願いします。
※ お支払いは銀行振込、クレジット決済も可能です。銀行振込でお支払いの場合、開催月の翌月末までにお支払いください。お支払いの際は、社名の前に請求書番号をご入力ください。
※ 領収書のご要望があれば、お申込み時、領収書要にチェックを入れてください。
※ 2名以上でお申し込みをされた場合は、受講票と請求書を代表者様にご連絡します。※ 当講座では、同一部署の申込者様からのご紹介があれば、何名でもお1人につき11,000円で追加申し込みいただけます (申込者様は正規料金、お2人目以降は11,000円となります)。追加の際は、申し込まれる方が追加の方を取りまとめいただくか、申込時期が異なる場合は紹介者様のお名前を備考欄にお書きくださいますようお願いいたします。
※ なお、ご参加手続きの際、自宅住所やフリーアドレス、個人携帯番号のみで登録された場合は、ご所属確認をさせいただくことがございます。
【第1講】 半導体パッケージ市場動向 ー 日本の強みと今後のパッケージ アーキテクチャ、生成AIのサプライチェーンへの影響
【時間】 10:30-12:00
【講師】AZ Supply Chain Solutions ビジネスコンサルティング 亀和田 忠司 氏
【講演主旨】
ここ数年、過去に類を見ない半導体不足、米中の地政学リスク等の観点から、日本に半導体にもう一度半導体製造体制を整える活動が前工程を中心に活発化している。
本講演は、とかく見落とされがちなパッケージとその中心技術の中心であり、半導体不足の時を同じくして、歴史的な供給不足を経験したパッケージ基板に焦点をあて、その需要、新しい技術トレンド、生成AIの影響を、日本のポジションも明確にしながら説明する。
【講演キーワード】
半導体パッケージの現状と今後、生成AIのマイナス影響
【習得できる知識】
半導体パッケージと基板の実態、日本のポジション、これからの技術革新とその時のサプライチェーンに与えるインパクト
【講演のポイント】
世界一の半導体メーカーのパッケージ サプライチェーンを、アメリカから25年以上マネージし、アメリカから見た世界の半導体、日本のポジションを客観的に語れる
講師の過去の経験(Flip Chip/Bare Die Packaging, MCMの研究/開発など)を基に、実用/量産を念頭に、
Practical/Profitable な 考え方を基本とした、解説を行う。
【プログラム】
【第2講】 次世代半導体パッケージ基板におけるチップレット化
【時間】 13:00-14:15
【講師】NEP Tech. S&S ニシダエレクトロニクス実装技術支援 代表 西田 秀行 氏
【講演主旨】
5G時代から6Gへ、AI時代の本格的到来の中、高速・大容量通信/データ処理がもとめられるデジタル型社会において必要不可欠とされる半導体、その実装技術に焦点を当て、現状と課題を探る。
実装技術の変遷、5G~6G時代に求められるコアテクノロジー、FOWLPや2.5Dなどの新しいパッケージング技術について、事例を紹介しながら解説する。
ムーアの法則、半導体の微細化による性能向上の限界が危惧されている中で、飛躍的に増大するテータ・情報量に対応すべく、HPC(High Performance Computing)やAI対応のソリューションとして注目を集めている、Multi-Die Solution/Chip-let集積について、その現状と課題について考察する。
System Integrationの本命はSoC(ワンチップ化)か、Multi-Dieか、Silicon-Dieの分割/小形化、Chip-let集積の採用で期待される効果などを解説し、事例を紹介しながら、課題について検討する。
6G時代の到来を見据え、加速する『デジタル化社会』における我が国(日本)の取り組みに焦点を当て、半導体および関連産業の重要性について考える。
【講演キーワード】
3D-IC, So-IC, 2.5D/CoWoS, Chiplet集積
【習得できる知識】
“Chiplet” の概念、Chiplet集積で期待される効果などに関する基本的な理解ができる。
今後、5年後、10年後の電子デバイス/半導体パッケージに求められることは何か、そのためにはどのような対応が必要か、Globalな観点から、現状を把握し、これからの展望と、何をやらなければいけないか、何ができるかについて、検討するための情報を共有する。
【講演のポイント】
国内の状況だけではなく、業界全体、Globalな視点から、最新の動向を調査し、情報を提供する。
講師の過去の経験(Flip Chip/Bare Die Packaging, MCMの研究/開発など)を基に、実用/量産を念頭に、
Practical/Profitable な 考え方を基本とした、解説を行う。
【プログラム】
【第3講】 高耐熱・低CTEポリイミドフィルムの特性とその半導体パッケージ材料への応用
【時間】 14:30-15:45
【講師】 IEC/TC124/WG2 (E-textiles)Convenor 前田 郷司 氏
【講演主旨】
高耐熱・低CTEポリイミドフィルムの開発事例、ポリイミドフィルム物性制御の基本的な考え方、ポリイミドフィルムの製造方法、ポリイミドフィルムが適用される用途における要求特性と要求性能を達成するための技術について、高密度実装基板、高周波回路基板、フレキシブルディスプレイへの応用事例を交えて解説する。
【プログラム】
1.ポリイミドフィルム基板材料のプロセシング
1.1 高分子フィルム用材料
1.2 ポリイミドの基本構造とフィルム化プロセス
2.ポリイミドフィルム基板の寸法安定性
2.1 CTE:線膨張係数
2.2 高分子材料の熱特性と制御手法
2.3 高分子の非可逆熱変形
3.ポリイミドフィルム基板の表面特性
3.1 高分子フィルムの表面制御
4.耐熱・低CTEポリイミドフィルムの応用
4.1 高密度実装基板
4.2 高周波回路基板
4.3 フレキシブルディスプレイ
【第4講】 チップレットの大型・微細配線パッケージを実現する材料技術
【時間】 16:00-17:15
【講師】住友ベークライト株式会社 情報通信材料研究所 熊本 玄昭 氏
【講演主旨】
先端半導体について、①WLP/PLP向け、②SiP/AiP向けの2つのカテゴリーに分類し、それぞれにおいて材料に求められる機能や開発状況、及び今後の課題について報告する。
【講演キーワード】
チップレット、WLP、SiP、封止材
【習得できる知識】
半導体製造の後工程で使用される封止材料に関する基礎、及び先端半導体パッケージング材料に求められる機能、開発状況、今後の課題等についての知識が得られる。
【講演のポイント】
先端半導体①WLP/PLP向け、②SiP/AiP向けのそれぞれにおいて材料に求められる機能や開発状況、及び今後の課題について報告する。
【プログラム】
0)はじめに
0-1)住友ベークライト 会社紹介
0-2) 半導体封止材に関して
1)WLP/PLP向け材料技術
1-1)WLP/PLP向け封止材の課題と対策
1-2)WLP/PLP向け感光材の課題と対策
2)SiP/AiP向け材料技術
2-1) SiP/AiP向け封止材の課題と対策
2-2) SiP/AiP向け基板材の課題と対策